嵌入式DSP IP设计技术研究-31513010203-信息系统2017预研
发布时间：2017-08-29
对接截止时间：2017-09-21
点击数：1921
已对接企业数量：
功能用途
备注：2017年度信息系统预研指南无需通过网上对接，请按照互联网站“采购公告->其他公告”栏目2017年8月29日发布的“军委装备发展部信息系统局关于2017年全军共用信息系统装备预研指南发布公告”和“军委装备发展部信息系统局关于2017年全军共用信息系统装备预研立项评审工作规范（试行)”相关要求参与。
主要指标
研究方向：面向军用移动终端类应用，突破军用高性能、低功耗、嵌入式32位DSP IP核，完成自主嵌入式控制类DSP IP设计和验证。
牵引性指标：28nm工艺，实现5×5mm2面积验证电路；内核：32位结构（支持64位浮点运算），适合通用数字信号处理，支持深度学习，核的矢量宽度和存储器大小可配置，对外有AXI接口；32位运算性能每周期32FMAC，定点支持32/16位SIMD，指令并行度5以上，寻址空间：4GBytes；频率：700MHz以上，功耗：1～2.2W，满配置时32位能耗比高于20GFlops/W；提供配套工具链和编译软件。
进度要求：2017～2019年。
成果形式：样片、演示系统、技术报告、专利、论文等。
最大支持单位数：1，每家单位经费限额：500万元。
下一篇：单兵可穿戴辅助定位三维集成微系
声明：本内容由军队相关单位提供，任何媒体、互联网站和商业机构不得擅自转载。